#### (19)日本国特許庁(JP)

## (12) 公表特許公報(A)

(11)特許出願公表番号 特表2002-526013

(P2002-526013A)

(43)公表日 平成14年8月13日(2002.8.13)

(51) Int.Cl.7

識別記号

FΙ

テーマコート\*(参考)

H02M 3/155

7/21

H02M 3/155

5H006 Н

7/21

5H730

#### 家畜諸 未請求 予備審查請求 有 (全 19 頁)

特願2000-570892(P2000-570892) (21)出願番号

(86) (22)出願日

平成11年9月4日(1999.9.4)

(85)翻訳文提出日

平成13年3月9日(2001.3.9)

(86)国際出願番号

PCT/DE99/02810

(87) 国際公開番号

WO00/16469

(87)国際公開日

平成12年3月23日(2000.3.23) 198 41 341.6

(31)優先権主張番号

平成10年9月10日(1998.9.10)

(32) 優先日 (33)優先権主張国

ドイツ (DE)

(81) 指定国

EP(AT, BE, CH, CY,

DE, DK, ES, FI, FR, GB, GR, IE, I T, LU, MC, NL, PT, SE), JP, US

(71)出願人 ローベルト ポツシユ ゲゼルシヤフト

ミット ペシユレンクテル ハフツング

ROBERT BOSCH GMBH ドイツ連邦共和国 シユツツトガルト

(番地なし)

ベルント ディットマー (72)発明者

ドイツ連邦共和国 ルートヴィッヒスブル

クーオスヴァイル ミュールホイザー シ

ュトラーセ 50

(72)発明者 ローマン グロンパッハ

ドイツ連邦共和国 コルンタール パナタ

ー シュトラーセ 43


(74)代理人 弁理士 矢野 敏雄 (外4名)

最終頁に続く

#### (54) 【発明の名称】 降圧チョーク変換器

### (57) 【要約】

降圧チョーク変換器は、直列分岐路において一方の入力 側(10)の後方に制御可能なスイッチ(T1)をチョ ーク(L)に直列に、また出力側(25)の並列分岐路 にコンデンサ (12) を有しており、チョーク (L) に 前置接続された並列分岐路にフリーホィーリングダイオ ードが設けられている。本発明では、このフリーホィー リングダイオードの代わりに、チョークに前置接続され た並列分岐路に、第2の制御可能なスイッチ(T2)が 設けられている。2つの制御可能なスイッチはMOSF ETトランジスタである。制御部(20)、例えばパル ス幅制御部が、これらのMOSFETトランジスタに対 して設けられている。逆方向電流、すなわちチョークを 降圧チョーク変換器の出力側(25)から入力側(1 0) の方向に通って電流が流れるか否かについて並列分 岐路のMOSFETトランジスタ(T2)の両端の電圧 を監視し、ないしは前配の2つのMOSFETトランジ スタから形成されるハーフプリッジの中間タップの電圧 電位 (U1) を検出する。このために比較器 (14) と AND回路(18)とが設けられており、これらによっ



**BEST AVAILABLE COPY** 

## 【特許請求の範囲】

【請求項1】 一方の入力側(1.0)の後方の直列分岐路に制御可能なスイッチ(T1)をチョーク(L)と直列に有しており、

出力側(25)の並列分岐路にコンデンサ(12)を有しており、

前記チョーク(L)に前置接続された並列分岐路にフリーホィーリングダイオードが設けられており、これによって入力直流電圧を、比較的低い別の出力直流電圧に変換する降圧チョーク変換器において、

前記フリーホィーリングダイオードの代わりに、チョーク (L) に前置接続された並列分岐路に、同期整流器を形成する第2の制御可能なスイッチ (T2) が設けられており、

制御される2つのスイッチは、MOSFETトランジスタ(T1, T2)からなり、

制御部(20)、例えばパルス幅制御部が、前記MOSFETトランジスタ(T1, T2)に対して設けられており、

逆方向電流、すなわちチョーク(L)を降圧チョーク変換器の出力側(25) から入力側(10)の方向に通って電流が流れるか否かについて並列分岐路におけるMOSFETトランジスタ(T2)の両端の電圧を監視し、ないしは前記の2つのMOSFETトランジスタ(T1, T2)から形成されるハーフブリッジの中間タップの電圧電位(U1)を検出し、

前記逆方向電流ないしはクリティカルな電圧電位の発生時には、並列分岐路のMOSFETトランジスタ (T2) は遮断され、これによって前記逆方向電流が回避されることを特徴とする

降圧チョーク変換器。

【請求項2】 電圧検出のために比較器(14)が設けられており、

該比較器は、並列分岐路のMOSFETトランジスタ (T2) のドレインおよびソース端子における電圧を相互に比較し、

ドレイン端子(D)の電圧電位( $U_1$ )が、有利にはアース電位(11)にあるソース端子(S)の電圧電位よりも高い場合に、制御を行う出力信号を送出する

請求項1に記載のチョーク変換器。

【請求項3】 同期整流器に対してイネーブルロジック(18)が設けられており、

該イネーブルロジックにより、比較器(14)の出力信号( $U_K$ )と、並列分 岐路にあるMOSFETトランジスタ(<math>T2)のゲート用の、制御部(20)の 出力信号(19)とを結合する

請求項2に記載のチョーク変換器。

【請求項4】 前記イネーブルロジックはAND回路(18)であり、該AND回路に、並列分岐路にあるMOSFETトランジスタ(T2)のゲート(G) に対する制御信号(19)と、比較器(14)の出力信号(17)とが入力信号として供給される

請求項3に記載のチョーク変換器。

【請求項5】 比較器として演算増幅器またはコンパレータ(14)が設けられており、

前記比較器の反転入力側(-)に、並列分岐路にあるMOSFETトランジスタ (T2) のドレイン端子 (D) における電圧電位( $U_1$ )が、また非反転入力側 (+) に、並列分岐路にあるMOSFETトランジスタ (T2) の、アース電位にあるY-ス端子 (S, 11) の電圧電位が供給される

請求項2から4までのいずれか1項に記載のチョーク変換器。

【請求項 6 】 前記比較器(1 4)の出力信号( $U_K$ )が記憶素子(2 2)に記憶され、別の適用目的のために、例えばマイクロコントローラに供給される 請求項 2 から 5 までのいずれか 1 項に記載のチョーク変換器。

【請求項7】 直列分岐路にある制御可能なMOSFETトランジスタ(T 1)に前置接続された並列分岐路に、コンデンサ(13)が正の入力側(10) とアース電位(11)との間に設けられている

請求項1から6までのいずれか1項に記載のチョーク変換器。

【請求項8】 複数の電力モジュールからなる並列回路に使用される 請求項1から7までのいずれか1項に記載のチョーク変換器。

【請求項9】 個々の電力モジュールが位相シフトされて制御されるインタ

ーリブバックコンバータ (Interleaved Buck Converter) を形成するために使用される .

請求項1から7までのいずれか1項に記載のチョーク変換器。

【請求項10】 降圧チョーク変換器における逆方向電流を識別しかつ回避 する方法であって、

前記降圧チョーク変換器では、直列分岐路に制御可能なスイッチがチョークと 直列に設けられており、また出力側の並列分岐路にコンデンサが、ならびチョー クに前置接続された並列分岐路にフリーホィーリングダイオードが設けられてお り、

前記降圧チョーク変換器は、入力直流電圧を、比較的低い別の出力直流電圧に 変換するために使用される形式の、降圧チョーク変換器における逆方向電流を識 別しかつ回避する方法において、

前記フリーホィーリングダイオードの代わりに、前記チョークに前置接続された並列分岐路にて、同期整流器を形成する第2の制御可能なスイッチを使用し、

制御されるスイッチとしてMOSFETトランジスタを使用し、

制御部、例えばパルス幅制御部によって、前記MOSFETトランジスタの制御を行い、

並列分岐路におけるMOSFETトランジスタ(T 2)の両端の電圧を、逆方向電流、すなわちチョーク(L)を降圧チョーク変換器の出力側(2 5)から入力側(1 0)の方向に通って電流が流れるか否かについて監視し、ないしは前記の2つのMOSFETトランジスタ(T 1, T 2)から形成されるハーフブリッジの中間タップの電圧電位(U 1)を検出し、

前記逆方向電流ないしはクリティカルな電圧電位の発生時には、並列分岐路のMOSFETトランジスタ (T2)を遮断し、これによって前記逆方向電流を回避することを特徴とする

降圧チョーク変換器における逆方向電流を識別しかつ回避する方法。

## 【発明の詳細な説明】

#### [0001]

従来の技術

本発明は、請求項1の上位概念に記載された降圧チョーク変換器に関し、ここでこの降圧チョーク変換器は、その一方の入力側の後方の直列分岐路に制御可能なスイッチをチョークに直列に有しており、かつ出力側の並列分岐路にコンデンサを有している。

## [0002]

U. TietzeおよびCh. Schenkによる書籍"Halbleiter-Schaltungstechnik", Springer-Verlag, 第9版1989年、第18.6.1章、第563~566頁から降圧チョーク変換器が公知であり、この降圧チョーク変換器は、その一方の入力側の後方の直列分岐路に制御可能なスイッチをチョークに直列に有しており、かつ出力側の並列分岐路にコンデンサを有している。ここでチョークに前置接続された並列分岐路にはフリーホィーリングダイオードが設けられている。この降圧チョーク変換器は、入力側の直流電圧を、別のより低い直流電圧に変換するために使用される。構造が簡単でありかつ効率が高いためにこの変換器は好んで自動車に使用される。この公知の降圧チョーク変換器の問題は、出力電流が平均負荷電流の半分よりも小さい場合のいわゆる欠落動作である。

## [0003]

この問題は殊につぎのような降圧チョーク変換器、すなわち並列分岐路のフリーホィーリングダイオードが、制御可能なスイッチによって、効率を増大するためおよび同期整流器を形成するために置き換えられた降圧チョーク変換器において発生する。同期整流器を有するこの変換器では、一時的に逆方向電流が発生し、この逆方向電流は、出力側から入力側の方向にチョークを通って流れ、出力コンデンサを放電してしまう。したがってこれにより効率が低下し、また出力リップルが増大してしまう。このような装置は本願出願人には内部的な従来技術として公知であるが、刊行物の典拠を示すことはできない。

#### [0004]

同期整流器による逆方向電流を回避するために、これを逆方向電流発生中に遮

断することができる。しかしながらこのためには、電流方向を識別する必要がある。電流方向の識別は慣例では、電流測定、例えば分流器または電流変換器によって行うことができる。しかしながらこの場合に状況によっては、出力信号範囲を狭めることを余儀なくされる。それは測定増幅器が、正および負の電流領域を示すからである。このことは、単一極の電圧供給部、例えば自動車の電圧供給部によって駆動される回路では殊に不利である。

## [0005]

本発明の回路装置の課題は、電流方向識別をこのような欠点を有さず、高い信頼性でかつわずかなコストで行えるようにし、降圧チョーク変換器における逆方向電流を回避できるようにすることである。

## [0006]

## 発明の利点

本発明によって構成された降圧チョーク変換器は、簡単な手段により、逆方向電流発生の識別を保証し、かつこの逆方向電流が流れることを回避ないしは阻止できるという利点を有する。

#### [0007]

本発明によればこれは基本的に、フリーホィーリングダイオードの代わりに、チョークに前置接続された並列分岐路に「同期整流器」を形成する第2の制御可能なスイッチを設け、制御される2つのスイッチはMOSFETトランジスタからなり、制御部、例えばパルス幅制御部が、これらのMOSFETトランジスタに対して設けられており、逆方向電流、すなわちチョークを降圧チョーク変換器の出力側から入力側の方向に通って電流が流れるか否かについて、並列分岐路におけるMOSFETトランジスタの両端の電圧を監視し、ないしは前記の2つのMOSFETトランジスタから形成されるハーフブリッジの中間タップの電圧電位を検出し、このような逆方向電流の発生時には、並列分岐路のMOSFETトランジスタは遮断され、これによって前記のような逆方向電流が回避することによって達成される。

#### [0008]

従属請求項に記載された手段によって、請求項1に記載した降圧チョーク変換

器の有利な発展形態、実施形態ならびに改良が可能である。

## [0009]

本発明の殊に有利な実施形態では電圧検出のために比較器が設けられており、この比較器によって、並列分岐路のMOSFETトランジスタのドレインおよびソース端子の電圧電位を相互に比較し、ドレイン端子の電圧電位が、有利にはアース電位にあるソース端子の電圧電位よりも高い場合に、制御を行う出力信号を送出する。

## [0010]

本発明のこの有利な実施形態の有利な発展形態では、同期整流器に対するイネーブルロジックが設けられており、この同期整流器によって比較器の出力信号と、並列分岐路にあるMOSFETトランジスタのゲート用の、制御部の出力信号とを結合する。簡単な実施形態ではこのイネーブルロジックはAND回路であり、この回路に、並列分岐路にあるMOSFETトランジスタのゲートに対するゲート制御信号と、比較器の出力信号とが入力信号として供給される。

## [0011]

別の有利な実施形態では、比較器として演算増幅器またはコンパレータが設けられており、これの反転入力側に、並列分岐路にあるMOSFETトランジスタのドレイン端子における電圧電位が供給され、その非反転入力側に、並列分岐路にあるMOSFETトランジスタの、アース電位にあるソース端子の電圧電位が供給される。

## [0012]

本発明のこの実施例の有利な実施形態および改良では、比較器の出力信号が記憶素子に記憶され、別の適用目的のために例えばマイクロコントローラに供給される。これによって例えば診断を行ったり、システム状態を求めることができる

## [0013]

この実施例の別の改良では、直列分岐路にある制御可能なMOSFETトランジスタに前置接続された並列分岐路にコンデンサが、正の入力側と、アース電位との間に設けられている。この入力コンデンサによって、入力直流電圧の平滑化

および過電圧に対する保護が得られる。

## [0014]

本発明によって構成されたチョーク変換器は、複数の電力モジュールからなる並列回路に殊に有利である。極めて有利な別の適用では、本発明のチョーク変換器は、インターリブされたバックコンバータ(Interleaved Buck Converter)を形成するために使用され、ここでは個々の電力モジュールが位相シフトされて制御される。

## [0015]

図面

本発明を、図面に示した実施例に基づいて以下に詳しく説明する。ここで:

図1は、同期整流器と逆方向電流識別部とを有する本発明の降圧チョーク変換器の実施例の概略原理図を示しており、

図2は、本発明の降圧チョーク変換器における種々の電圧および電流の時間経 過を欠落のない動作時に概略的に示しており、

図3は、本発明の降圧チョーク変換器における種々の電圧および電流の欠落動作時の時間経過ならびに逆方向電流識別および並列分岐路のトランジスタの遮断時を概略的に示している。

## [0016]

#### 実施例の説明

図1には実施例が原理回路図によって示されている。本発明により構成された降圧チョーク変換器は、直列分岐路に制御可能なスイッチT1をチョークLに直列に有している。この直列分岐路は、第1入力側10と出力側25との間に延在している。第1入力側10と第2入力側11との間には入力直流電圧 $U_E$ が印加されている。入力直流電圧 $U_E$ は、例えば自動車のバッテリ電圧とすることができる。第2入力側11は、例えばアース電位にあり、図示の実施例では第2出力極も形成している。出力側25と極11との間には、これらの間の出力側の並列分岐路に設けられた、出力コンデンサとも称されるコンデンサ12を介して、出力直流電圧 $U_A$ が印加される。チョークLに前置接続された並列分岐路には第2の制御可能なスイッチT2が設けられている。さらに第1の制御可能なスイッチ

T1に前置接続された並列分岐路に、入力コンデンサとも称されるコンデンサ13が設けられている。このコンデンサは平滑機能および保護機能に使用される。

## [0017]

2つの制御可能なスイッチT1およびT2はトランジスタであり、しかも例えばMOSFETトランジスタである。これらのMOSFETトランジスタの導通特性は、2つの電流方向、すなわちドレインからソースおよびソースからドレインで実質的に同じである。ソースからドレインの方向における導通特性は、それ自体に寄生する特性を表すダイオードによって示されている。

## [0018]

本発明では、逆方向電流、すなわち矢印  $I_L$ によって示した、負荷ないしはチョーク電流  $I_L$ とは逆にチョーク Lを流れる電流を回避するために、2 つのトランジスタ  $T_1$  および  $T_2$  から形成されるハーフブリッジの接続点における電圧電位 $U_1$  を監視する。または言い換えると、トランジスタ  $T_2$  のドレインーソース区間の電圧  $U_{DS_2}$  を検出する。

## [0019]

図示の実施例ではこの電圧検出のために比較器 14が使用され、この比較器は、例えばシュミットトリガとして接続されたヒステリシスを有するコンパレータまたは演算増幅器とすることができる。この比較器は、2つのトランジスタ T1 および T2 から形成されるハーフブリッジの中央タップにおける電圧電位 U1 と、入力および出力共通の極 11 に印加される電圧電位、すなわち図示の実施例ではアース電位とを比較する。このために電圧 U1 を有する中央タップは、線路 15 を介して比較器 14 の反転入力側(一)に接続されており、また共通の極 11 の電位は線路 16 を介して比較器の非反転入力側(+)に接続されている。この比較器の出力側 17 に信号 15 に接続されている。信号 15 に対象の出力側 15 に信号 15 に対象の計算をである。

## [0020]

比較器14の出力17は、入力信号として、同期整流器T2に対するイネーブ

ルロジック18に送出される。例えば論理AND回路18からなるイネーブルロジックの別の入力信号は、線路19のゲート制御信号であり、これは制御部20によって形成される。制御部20は、直列分岐路のトランジスタT1に対するゲート制御信号も形成し、この制御信号はこのトランジスタのゲートGに線路21で供給される。制御部20は例えばパルス幅変調部またはパルス周波数変調部であり、それに応じてスイッチオンおよびスイッチオフする制御信号を2つのMOSFETトランジスタT1およびT2に供給する。

## [0021]

比較器140出力信号 $U_K$ は線路17で、例えばラッチまたはフリップフロップから構成することの可能な記憶素子22にも供給することができる。したがって出力側23には信号 $U_K$ が、診断およびシステム状態を決定するために供給され、これらは例えばマイクロコントローラによって求めることができる。

## [0022]

図2および3の線図に基づいて以下、本発明により構成された降圧チョーク変換器の動作および作用を詳しく説明する。図2は、本発明の降圧チョーク変換器における種々の電圧および電流の時間経過を欠落のない通常動作時に概略的に示しており、図3は、本発明の降圧チョーク変換器における種々の同じ電圧および電流の時間経過を欠落動作時に示しており、またここでは本発明の逆方向電流識別と、一時的にアクティブ化される比較器14による、並列分岐路のトランジスタT2の遮断とが示されている。

## [0023]

線図Aには、直列分岐路にある第1トランジスタT1のゲートGにおける電圧 $U_{G1}$ が時間 t について示されている。線図Bには、並列分岐路にある第2トランジスタT2のゲートGにおける電圧 $U_{G2}$ が時間 t について示されている。線図Cには比較器14の、線路17の出力電圧 $U_{K}$ が時間 t について示されている。線図Dには、2つのトランジスタT1およびT2から形成されるハーフブリッジの中央タップにおける電圧U1が時間について示されている。ここではU1の値は、入力電圧 $U_{E}$ と、第1トランジスタT1のドレインーソース電圧 $U_{DS1}$ との差分、すなわちU1= $U_{E}$ - $U_{DS1}$ である。この線図にはさらに第2トラ

ンジスタT2のドレイン-ソース電圧 $\mathbf{UDS2}$ が示されている。最も下にあるないしは最後の線図 $\mathbf{E}$ には負荷またはチョーク電流  $\mathbf{IL}$ が時間  $\mathbf{t}$  について示されている。

## [0024]

図2の線図Eには、負荷またはチョーク電流  $I_L$ のほぼ三角波形状の経過が示されている。ここでは両向き矢印によって、三角形の頂点間に発生したピークツーピーク電流  $I_SS$ の値域が、また発生した平均の負荷電流  $I_{LM}$ が破線で示されている。ここで示した通常動作の場合には、負荷またはチョーク電流  $I_L$ の値は値 0 を下回らず、したがって逆方向に流れる電流は発生しない。

## [0025]

これに対して図3の線図Eには、一時的に正の範囲の負荷またはチョーク電流  $I_L$ が停止ないしは欠落する場合が示されている。これは、平均の負荷またはチョーク電流  $I_{Lm}$ が、ピークツーピーク電流  $I_{SS}$ の半分の値よりも小さくなる場合である。これは破線で示されている。

## [0026]

図2の線図Eには2つの時間が示されており、第1トランジスタT1が導通接続されている時間、すなわち t 1 では、ゲート電圧 $U_{G1}$ はハイであり、第2トランジスタT2が導通接続されている時間、すなわち t 2 ではゲート電圧 $U_{G2}$  はハイである。この通常動作では $U_{G1}$ または $U_{G2}$ のいずれかが高い場合には、比較器の出力電圧 $U_{K}$ もつねにハイである。ここでは第2トランジスタT2のドレインーソース区間の電圧 $U_{DS2}$ はいずれも負であり、これは図2に示した通りである。この電圧 $U_{DS2}$ の符号が変わるのは、逆方向電流が流れ始めた場合、ないしは図3に示したように負荷またはチョーク電流 $I_{L}$ が正から値0に達した場合に変える。この場合に電圧 $U_{K}$ の値もハイからローに変わり、かつ図3において参照符号30で示した時間  $t_{K}$ では比較器14がアクティブであり、これによってAND回路18を介して線路19のゲート制御信号が阻止され、このために第2トランジスタのゲートはスイッチオン制御されず、したがってこのトランジスタは遮断される。これによってトランジスタT2を介する逆方向電流は回避され、同様にこの逆方向電流によって発生する欠点も回避される。

## [0027]

本発明のように構成された降圧チョーク変換器の特徴は、逆方向電流を簡単な 回路構造で極めて効果的に回避する点にある。この降圧チョーク変換器は簡単に 繰り返すことができ、所要スペースはわずかであり、かつ集積化が容易である。 例えば、出力電力を増加するために複数の電力モジュールを並列回路で使用する 場合、または個々の電力モジュールが位相シフトして制御されるインターリブさ れたバックコンバータを使用する場合、本発明によって逆方向電流を決定しかつ 回避することは極めて有利である。

## 【図面の簡単な説明】

## 【図1】

同期整流器と逆方向電流識別部とを有する本発明の降圧チョーク変換器の実施 例の概略原理図である。

## 【図2】

本発明の降圧チョーク変換器における種々の電圧および電流の時間経過を欠落のない動作時に概略的に示す図である。

#### 【図3】

本発明の降圧チョーク変換器における種々の電圧および電流の欠落動作時の時間経過ならびに逆方向電流識別および並列分岐路のトランジスタの遮断を概略的に示す図である。

(13)

【図1】






FIG. 1

【図2】



【図3】



## 【国際調査報告】

	INTERNATIONAL SEARCH R	EPORT		
		I/A 2000 Ap	plication No	
		PCT/DE 99	/02810	
ÎPC 7	FICATION OF RUBLECT MAYTER H02M3/158			
According to	o trium ational Petent Classification (IPC) or to both national placetic	edion and IPO		
	BEARCHED			
Makaum de IPC 7	ournerstation searched (obselfoction system followed by classificati HOZH	on eyrubola)		
Documente	dan seesohed other then ministrum documentation to the extent their	such documents are included. In the fields a	eunhed	
Electronic d	tin base consulted during the international equich (name of data be	ee and, where practical, search terms use	Đ	
	ENTB CONSIDERED TO BE RELEVANT			
Category *	Clieden of document, with Indication, where appropriate, of the rel	evert passages	Refevent to claim No.	
X	US 5 731 694 A (NILTON E. WILCOX 24 Narch 1998 (1998-03-24) figure 8 column 5, line 25 - line 36 column 6, line 6 - line 9 column 14, line 1 - line 15 column 14, line 57 -column 15, li		1–10	
X	US 4 672 303 A (STEPHEN F. NEWTON 9 June 1987 (1987-06-09) abstract column 1, line 60 - line 55 column 4, line 3 - line 28	i) -/-	1–10	
X Fuet	ner documents are listed in the continuation of box C.	X Peters for ity members are Ested	In armox.	
*Special esteportee of cited documents:  "A" document defining the general state of the set which is not considered to be of puriouse relevance.  "E" earlier document but published on or size the international fling date or prierty date and not in conflict with the application but date for earlier document but published on or other the international fling date.  "It document witch may throw doubte on prierty claim(s) or which is disted to establish the publication date of enother other or other special reason (as specified).  "O" document referring to en and disclosure, use, admittion or other makes.  "I" document published paior to the international filing date out in the publication date of enother of the consideration or cannot be considerated to invertible or cannot be considered to invertible and private or the relevance; the claimed investion outlined or the publication date of enother other makes and or cannot be considered to invertible and privation of common of the section of other special reason (as specialised).  "It document published attar the international fling date or priestly date date the international fling date or priestly date date the international date or priestly date date the or priestly date of the or underlying the invertion.  "It document published attar the international fling date or priestly date date the international fling date or priestly date of the or underlying the invertion.  "It document of particular relevance; the claimed invertion occurrent or control or cannot be considered to invertible or cannot be considered to invert				
	February 2000	18/02/2000		
Name and m	naling address of the ISA European Petent Office, P.B. 6018 Petenticen 2 NL = 2209 NY Rijmsijk Tel. (+37-74) 340-3018, Tz. 51 651 apo ni, Facc (+31-76) 540-3018	Authorized officer  Lund, M		

Form PCT/REAGITO (second short) (Ally 1982)

1

## INTERNATIONAL SEARCH REPORT.

Int. Jonel Application No PCT/DE 99/02810

	PCT/DE 99/02810	
	Relevant to data No.	
BRUCE D. MOORE: "Synchroneous rectification aids low-voltage power supplies"	1-10	
EDN - ELECTRICAL DESIGN NEWS, vol. 40, no. 9, 27 April 1995 (1995~04-27), pages 127-136,		
XP000519146 page 129, column 1, line 47 -page 130, column 2, line 21		
BARRY ARBETTER ET AL.: "DC-DC converter design for battery-operated systems" IEEE,12 June 1995 (1995-06-12), pages 103-109, XP000548393 page 104, column 1, line 38 -column 2, line 2; figure 3	1-10	
JEFFREY D. SHERMAN ET AL.: "Synchroneous rectification: improving the efficiency of buck converters." EDN,14 March 1996 (1996-03-14), pages 111-118, XP000592125 figure 5	1-10	
DE 196 25 844 A (INTERNATIONAL RECTIFIER CORP.) 16 January 1997 (1997-01-16) column 1, line 15 - line 19 column 1, line 62 -column 2, line 17 column 2, line 33 - line 55	i.	
US 5 430 366 A (RICARDO ERCKERT ET AL.) 4 July 1995 (1995-07-04) abstract figure 1 column 1, Time 58 —column 2, Time 2	2	
EP 0 765 021 A (MAGNETI MARELLI S.P.A.) 26 March 1997 (1997-03-26) column 3, 11ne 8 - line 41 figure 2	8,9	
	BRUCE D. MOORE: "Synchroneous rectification aids low-voltage power supplies" EDN - ELECTRICAL DESIGN NEWS, vol. 40, no. 9, 27 April 1995 (1995-04-27), pages 127-136, XP000519146 page 129, column 1, line 47 -page 130, column 2, line 21  BARRY ARBETTER ET AL.: "DC-DC converter design for battery-operated systems" IEEE, 12 June 1996 (1995-06-12), pages 103-109, XP000548393 page 104, column 1, line 38 -column 2, line 2; figure 3  JEFFREY D. SHERMAN ET AL.: "Synchroneous rectification: improving the efficiency of buck converters." EDN, 14 March 1996 (1996-03-14), pages 111-118, XP000592125 figure 5  DE 196 25 844 A (INTERNATIONAL RECTIFIER CORP.) 16 January 1997 (1997-01-16) column 1, line 15 - line 19 column 2, line 33 - line 55  US 5 430 366 A (RICARDO ERCKERT ET AL.) 4 July 1995 (1995-07-04) abstract figure 1 column 2, line 58 -column 2, line 2  EP 0 765 021 A (MAGNETI MARELLI S.P.A.) 26 March 1997 (1997-03-26) column 3, line 8 - line 41	

(18)

information on patent featily members				Int Sonel Application No PCT/DE 99/02810	
ı	Publication date	~	Patent family member(s)	Publication date	
A	24-03-1998	US	5481178 A	02-01-1996	
		us	5994885 A	30-11-1999	
			69420430 D	07-10-1999	
			69420430 T	25-11-1999	
				19-07-1995	
				28-09-1994	
				28-10-1994	
		SG.	43872 A	14-11-1997	
A	09-06-1987	CA	1278339 A	27-12-1990	
		DE	3783584 A	04-03-1993	
		ΕP	0257403 A	02-03-1988	
			1963459 C	25-08-1995	
			6097838 B	30-11-1994	
		JP	63059763 A	15-03-1988	
A	16-01-1997	FR	2736771 A	17-01-1997	
		IT	MI961441 A	12-01-1998	
		JP	9028076 A	28-01-1997	
A	04-07-1995	0E	4215980 A	18-11-1993	
		DE	59303297 D	29-08-1996	
		EP	0570821 A	24-11-1993	
	A A	A 24-03-1998  A 09-06-1987	Publication	Publication   Publication	

Form POE/BA810 (patient family arrived) (July 1968)

## フロントページの続き

F ターム(参考) 5H006 AA04 AA05 CA02 CA07 CA12 CA13 CB07 CC02 DA04 DB02 DC05

> 5H730 AA12 AS01 AS05 BB13 BB57 DD04 DD32 EE13 FD26 FF02 FG05 XX04 XX26 XX43 XX50

## 【要約の続き】

て、逆方向電流の発生時には、並列分岐路のMOSFE Tトランジスタ (T2) は遮断され、これによって逆方 向電流が回避される。

# This Page is Inserted by IFW Indexing and Scanning Operations and is not part of the Official Record

## **BEST AVAILABLE IMAGES**

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images include but are not limited to the items checked:

BLACK BORDERS

IMAGE CUT OFF AT TOP, BOTTOM OR SIDES

FADED TEXT OR DRAWING

BLURRED OR ILLEGIBLE TEXT OR DRAWING

SKEWED/SLANTED IMAGES

COLOR OR BLACK AND WHITE PHOTOGRAPHS

GRAY SCALE DOCUMENTS

LINES OR MARKS ON ORIGINAL DOCUMENT

REFERENCE(S) OR EXHIBIT(S) SUBMITTED ARE POOR QUALITY

# IMAGES ARE BEST AVAILABLE COPY.

☐ OTHER:

As rescanning these documents will not correct the image problems checked, please do not report these problems to the IFW Image Problem Mailbox.